一文看懂電磁兼容性原理與方法及設(shè)計(jì)（二）

3、PCB設(shè)計(jì)技術(shù)

除了元器件的選擇和電路設(shè)計(jì)外，良好的印制板（PCB）布線在電磁兼容設(shè)計(jì)中也是一個(gè)非常重要的因素。既然PCB是系統(tǒng)的固有成分，在PCB布線中增強(qiáng)電磁兼容性不會(huì)給產(chǎn)品的*終完成帶來附加費(fèi)用，從這一點(diǎn)來說也是非常經(jīng)濟(jì)的。
3.1注意電磁兼容設(shè)計(jì)的帶寬
在EMC中，除了基本頻率外，還需考慮諧波因素，通常取十倍頻，但在數(shù)字電路中卻有些不同，比如在時(shí)鐘電路和邏輯門電路中，輻射帶寬與數(shù)字信號(hào)的上升沿或下降沿有關(guān)系，而不是數(shù)字信號(hào)的重復(fù)周期，其關(guān)系為：rtF?/1max?，其中rt是脈沖的上升沿時(shí)間。例如，典型時(shí)鐘驅(qū)動(dòng)的邊沿速率是2ns，此時(shí)，maxF≈160MHz，再考慮十倍頻，則此時(shí)鐘電路可能產(chǎn)生直到1.6GHz的輻射帶寬。所以在選擇器件時(shí)要選擇慢速的邏輯器件系列，因?yàn)槠骷?duì)電磁輻射貢獻(xiàn)的大小與工作頻率無直接關(guān)系而只取決于邊沿速率（這和從電路功能設(shè)計(jì)上選擇快速器件是矛盾的，在電路設(shè)計(jì)時(shí)需要折中考慮）。還有從器件的抗擾能力上來說，CMOS器件是*好的，因?yàn)樗脑肼暼菹薷?。從封裝上來說，BGA是*好的，因?yàn)樗囊€很短。脈沖信號(hào)的頻譜如圖3所示。

 

3.2注意用于PCB電磁兼容設(shè)計(jì)的電路與電路原理圖不同
主要是由于PCB的電路原理圖沒有考慮電路中元件及PCB線條的分布參數(shù)，如分布電感，分布電容，分布互感，分布互電容以及傳輸延遲等項(xiàng)。例如導(dǎo)線在高頻時(shí)等效于電感和電阻的串聯(lián)。開關(guān)速度越高，對(duì)負(fù)載阻抗的要求就越高，要求時(shí)鐘驅(qū)動(dòng)器的輸出阻抗必須等于時(shí)鐘線條的波阻抗，通常時(shí)鐘驅(qū)動(dòng)器都要加串聯(lián)電阻，經(jīng)驗(yàn)值一般為10～30Ω。
3.3注意PCB布線原則
（1）20-H原則，決定印制線條間的距離，表述如下：所有的具有一定電壓的PCB都會(huì)向空間輻射電磁能量（如圖4a），為減小這個(gè)效應(yīng)，PCB的物理尺寸都應(yīng)該比*靠近的接地板的物理尺寸小20H（其中H是兩層PCB的間距），即3mm左右，這樣可使輻射強(qiáng)度下降70%（如圖4b）。20-H原則示意圖如圖4所示：
 
根據(jù)工程實(shí)際經(jīng)驗(yàn)，采用20-H規(guī)則后會(huì)大大提高PCB的自激頻率。
（2）3-W原則，它決定PCB的電源層與邊沿的距離，表述如下：當(dāng)兩條印制線的間距較小時(shí)，兩線之間會(huì)發(fā)生電磁串?dāng)_，從而使電路功能失常。為避免這種影響，應(yīng)保持任何線條間距不小于三倍的印制線條寬度，即3W，W為印制線條寬度。印制線條的寬度取決于線條阻抗的要求。
（3）保證信號(hào)在PCB上可靠的傳輸，確保信號(hào)的完整性。這里面主要的問題一般包括時(shí)延、阻抗不匹配、地彈跳、串音等。這不但影響到電子器件的穩(wěn)定工作，還會(huì)產(chǎn)生電磁干擾。一般在高速邏輯設(shè)計(jì)中*容易碰到時(shí)延問題，處理不好會(huì)產(chǎn)生不希望的脈沖干擾。傳輸時(shí)延對(duì)信號(hào)的影響如圖5所示。
 
3.4注意確定PCB布線層數(shù)
首先在設(shè)計(jì)中要有一個(gè)重要的概念，就是每個(gè)布線層*好與實(shí)平面（電源或接地）相鄰。原則：
（1）電源平面應(yīng)靠近接地平面并且安排在接地平面之下。這樣可以利用兩金屬平板之間的電容作電源的平滑電容，同時(shí)地平面還可以對(duì)電源面的輻射電流起到屏蔽的作用。
（2）數(shù)字電路和模擬電路分開。數(shù)字地和模擬地之間可以不開槽，但須有一個(gè)完整的統(tǒng)一的地平面，且嚴(yán)格按數(shù)字部分和模擬部分分區(qū)。
（3）中間層的印制線條形成平面波導(dǎo)，在表面層形成微帶線，兩者傳輸特性不同。（4）電路尤其高頻電路是主要的干擾和輻射源，一定要單獨(dú)安排，遠(yuǎn)離敏感電路。（5）信號(hào)面應(yīng)安排與整塊金屬平面相鄰，這樣是為了產(chǎn)生通量對(duì)消作用。
（6）不同層所含的雜散電流和高頻輻射電流不同，布線時(shí)應(yīng)區(qū)別對(duì)待。對(duì)于雜散電流可以用去耦電容，對(duì)于高頻輻射電流可以通過減小回路面積。
以下是常見的PCB層設(shè)計(jì)，供參考（S表示信號(hào)層，G表示地層，P表示電源層）。四層板：S1，G，P，S2
六層板：S1，G，S2，P，G，S3
八層板：S1，G，S2，G，P，S3，G，S4
十層板：S1，G，S2，S3，G，P，S4，S5，G，S6（但S4對(duì)電源噪聲敏感）
3.5注意PCB接地設(shè)計(jì)
1）首先，要建立分布參數(shù)的概念。高于一定頻率時(shí)，任何金屬導(dǎo)線都可看成是由電阻和電感構(gòu)成的器件，所以，接地引線具有一定阻抗并且構(gòu)成電氣回路，不管是單點(diǎn)接地還是多點(diǎn)接地都必須構(gòu)成低阻抗回路進(jìn)入真正地或機(jī)架。
2）接地方法
（1）單點(diǎn)接地。如果元件，電路的工作頻率小于1MHz時(shí)，單點(diǎn)接地是很好的方式，但當(dāng)頻率升高時(shí)，連接線電感作用突出，此時(shí)接地阻抗將升高，當(dāng)接地線的長度為周期信號(hào)四分之一波長的奇數(shù)倍時(shí)，不但阻抗高，還會(huì)成為輻射電磁能量的天線。
（2）多點(diǎn)接地。高頻電路均采用多點(diǎn)接地，此時(shí)可使接地阻抗達(dá)到*小，可將射頻電流由接地平面分流到金屬地板上去，因?yàn)閷?shí)體金屬板有較低的電感分量會(huì)形成低阻抗回路。
（3）數(shù)字電路應(yīng)當(dāng)作為高頻模擬電路處理，也應(yīng)該保持低電感接地，并使用高質(zhì)量退耦電容（0.1uF并聯(lián)0.001uF相差兩個(gè)數(shù)量級(jí)）接地。
（4）接地與信號(hào)回路，射頻電流總要找一條道路回饋到起始點(diǎn)去，在電磁兼容設(shè)計(jì)中，通?？偸鞘垢咚龠壿嬰娐繁M可能靠近底版，接地板安裝，以便更好減少高頻輻射環(huán)路。接參考地的地線長度一定要很短，短到產(chǎn)品*高工作頻率的λ/20以內(nèi)。
（5）接地次序，由于一般是電源地騷擾（或噪聲）*大，故它應(yīng)先接到參考地（這樣做的目的是讓參考地先把騷擾吸收掉），然后再送到模擬地和數(shù)字地上去。
3.6注意PCB中電容的設(shè)計(jì)
EMC中的電容可分為退耦電容，旁路電容，和容納電容。退耦電容主要是用來濾除高頻器件在電源板上引起的輻射電流，為器件提供一個(gè)局域化的直流，還能減低印制電路中的電流沖擊的峰值，通常陶瓷電容被用來作為退耦電容，其值取決于*快信號(hào)的上升時(shí)間和下降時(shí)間例如，對(duì)于33MHz的時(shí)鐘信號(hào)，可以使用4.7uF到100uF的電容，對(duì)于100MHz的時(shí)鐘信號(hào)，可以使用10uF的電容；另外，工程上也要考慮ESR對(duì)退耦能力的影響，一般選擇ESR值低于1歐姆的電容。旁路電容能消除高頻輻射噪聲，通常鋁電解電容和鉭電容比較適合做旁路電容，其電容值取決于PCB板上的瞬態(tài)電流要求，一般在10-470uF范圍內(nèi)，若PCB板上有許多集成電路，高速開關(guān)電路和具有長引線的電源，則應(yīng)選擇大容量的電容。容納電容是用來解決開關(guān)器件工作時(shí)電源電壓會(huì)發(fā)生突降的問題。
總之，選擇電容時(shí)，不但應(yīng)該選擇溫度系數(shù)好的，還要選擇等效串聯(lián)電感小的（小于10nH）和等效串聯(lián)電阻小的（小于0.5Ω）電容。從材質(zhì)上說，低于50MHz時(shí)一般選擇Z5U材質(zhì)，它性能穩(wěn)定，介電常數(shù)大，電容容量大，大于50MHz時(shí)一般選擇NPO材質(zhì)，它介電常數(shù)小。通常工程上的實(shí)際做法是一大一?。ㄖ鸽娙葜担﹥蓚€(gè)電容并聯(lián)使用。
3.7注意PCB過孔的設(shè)計(jì)

在布線時(shí)盡量少穿過孔，因?yàn)檫^孔阻抗和線阻抗不一樣，存在阻抗突變，從而產(chǎn)生駐波使信號(hào)變壞，容易形成輻射，尤其是在時(shí)鐘需要穿層時(shí)，要做技術(shù)處理，時(shí)鐘線跨層時(shí)的處理如圖6所示。